本發(fā)明公開了一種晶圓級(jí)微機(jī)電系統(tǒng)
芯片封裝技術(shù)的多層線路制作工藝,其工藝流程為:前制程→晶圓減薄→曝光顯影→蝕刻→涂覆絕緣層→激光鉆孔→濺鍍銅→化學(xué)鍍銅前處理→化學(xué)鍍銅→電鍍銅→曝光顯影→銅刻蝕→絕緣層涂布及曝光顯影→激光鉆孔→濺鍍銅→化學(xué)鍍銅前處理→化學(xué)鍍銅→電鍍銅→曝光顯影→銅刻蝕→N(N≥0)次(絕緣層涂布及曝光顯影→激光鉆孔→濺鍍銅→化學(xué)鍍銅前處理→化學(xué)鍍銅→電鍍銅→曝光顯影→銅刻蝕)→酸性化學(xué)鍍鎳→氰化物化學(xué)鍍金→防焊層涂布及曝光顯影→BGA成型→后續(xù)切割測(cè)試包裝。通過形成多層相互導(dǎo)通的線路的方法,有效應(yīng)對(duì)產(chǎn)品尺寸縮小化和線路密集化,提高產(chǎn)品良率。
聲明:
“晶圓級(jí)微機(jī)電系統(tǒng)芯片封裝技術(shù)的多層線路制作工藝” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)