本申請(qǐng)公開了一種確定GaN cascode器件失效位置的測(cè)試分析方法,屬于半導(dǎo)體
芯片的可靠性測(cè)試領(lǐng)域。技術(shù)要點(diǎn)是:對(duì)器件的柵極漏電水平Igss進(jìn)行測(cè)量;對(duì)器件在關(guān)態(tài)低漏級(jí)電壓下的漏級(jí)漏電水平Idss@LV進(jìn)行測(cè)量;對(duì)器件在關(guān)態(tài)高漏級(jí)電壓下的漏電水平Idss@HV進(jìn)行測(cè)量;通過測(cè)試結(jié)果分析對(duì)照表可以確定器件內(nèi)部的失效位置,同時(shí)明確器件失效的原理和模型。有益效果:本發(fā)明所述的確定GaN cascode器件失效位置的測(cè)試分析方法將傳統(tǒng)測(cè)試的繁瑣流程簡化為三步,且無需解封步驟,在保證測(cè)試分析結(jié)果準(zhǔn)確性同時(shí)能快速準(zhǔn)確地得出器件的失效位置和原理。
聲明:
“確定GaN cascode器件失效位置的測(cè)試分析方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)