本發(fā)明提出一種集成電路的失效分析方法及系統(tǒng),通過對(duì)集成電路進(jìn)行電性測(cè)試,并獲取第一電性測(cè)試數(shù)據(jù),然后對(duì)所述集成電路進(jìn)行電荷陷阱消除處理,對(duì)所述集成電路進(jìn)行電性測(cè)試,并獲取第二電性測(cè)試數(shù)據(jù),若所述第一電性測(cè)試數(shù)據(jù)與所述第二電性測(cè)試數(shù)據(jù)的差異超過預(yù)設(shè)范圍,則判定所述集成電路是由電荷陷阱引起的失效。
聲明:
“集成電路的失效分析方法及系統(tǒng)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)