本發(fā)明涉及一種SRAM型FPGA單粒子軟錯(cuò)誤與電路失效率關(guān)系快速測(cè)定方法,步驟如下:(1)選定初始向配置區(qū)注入的翻轉(zhuǎn)位數(shù)N;(2)隨機(jī)選擇FPGA配置區(qū)N位進(jìn)行故障注入,運(yùn)行FPGA,記錄FPGA輸出是否出現(xiàn)錯(cuò)誤;(3)重復(fù)第(2)k次,直到失效率在30%到70%;(4)根據(jù)實(shí)際條件,按照最終選定的N,進(jìn)行盡量多次的故障注入,獲得較好的統(tǒng)計(jì)性,推薦注入以N位隨機(jī)翻轉(zhuǎn)的故障注入試驗(yàn)次數(shù)不的小于30次;(5)最終得到注入N位隨機(jī)故障后電路失效率為λN,然后用1?(1?λN)M/N估計(jì)電路的失效率上限,得到電路設(shè)計(jì)的SEU數(shù)目M?電路失效率λM評(píng)估結(jié)果。采用本發(fā)明的方法通過次數(shù)很少的故障注入,即可對(duì)FPGA電路設(shè)計(jì)抗SEU性能作出有效評(píng)價(jià),大大減少了實(shí)驗(yàn)的次數(shù)和評(píng)估的周期。
聲明:
“SRAM型FPGA單粒子軟錯(cuò)誤與電路失效率關(guān)系快速測(cè)定方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)