一種集成電路測試方法、裝置和系統(tǒng),在共用基底上包含有復(fù)數(shù)個被測單元和復(fù)數(shù)個被測單元運(yùn)行結(jié)果比較裝置,不同被測單元執(zhí)行同一輸入激勵,各自產(chǎn)生運(yùn)行結(jié)果,運(yùn)行結(jié)果由相應(yīng)運(yùn)行結(jié)果比較裝置比較,產(chǎn)生比較特征,根據(jù)特征檢測出失效被測單元。本發(fā)明能降低測試成本,縮短形成規(guī)模量產(chǎn)時間,降低漏測率。
聲明:
“集成電路并行測試方法、裝置和系統(tǒng)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)