本發(fā)明公開(kāi)了一種計(jì)及
芯片影響的設(shè)備可靠性確定方法及系統(tǒng),包括:基于歷史數(shù)據(jù)進(jìn)行統(tǒng)計(jì)分析,確定不同階段的第一設(shè)備失效率;基于不同階段的第一設(shè)備失效率,確定不同階段的第一板卡失效率;基于所述第一設(shè)備失效率、第一板卡失效率和第一芯片失效率確定協(xié)變量函數(shù);基于目標(biāo)設(shè)備廠家采用的芯片,確定第二芯片失效率;基于目標(biāo)設(shè)備廠家的板卡設(shè)計(jì)工藝和制造工藝能力,確定第二板卡失效率;基于所述第二芯片失效率、第二板卡失效率和協(xié)商變量函數(shù)確定目標(biāo)設(shè)備廠家的第二設(shè)備失效率,以基于第二設(shè)備失效率進(jìn)行設(shè)備可靠性評(píng)估。本發(fā)明能夠?yàn)閲?guó)產(chǎn)芯片的二次設(shè)備可靠性提供量化評(píng)估依據(jù)。
聲明:
“計(jì)及芯片影響的設(shè)備可靠性確定方法及系統(tǒng)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)