本發(fā)明公開了一種基于VHDL?AMS退化模型的板級(jí)電路壽命預(yù)測(cè)方法,先分析元器件的失效模式和失效機(jī)理,建立元器件的數(shù)學(xué)退化模型,再利用matlab工具對(duì)數(shù)學(xué)退化模型進(jìn)行擬合,得到最優(yōu)的退化軌跡從而建立元器件的VHDL?AMS模型,最后通過對(duì)VHDL?AMS模型進(jìn)行仿真,實(shí)現(xiàn)了元器件退化的板級(jí)電路性能檢測(cè)及壽命預(yù)測(cè)。
聲明:
“基于VHDL?AMS退化模型的板級(jí)電路壽命預(yù)測(cè)方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)