本發(fā)明涉及一種納電子器件性能測試用的器件結構及制備方法。它是在硅襯底材料上先沉積底電極材料,然后沉積電介質材料,曝光,刻蝕成多孔狀,孔徑在50-200nm,間距2-5μm,接著向孔內沉積相變材料,化學機械拋光,覆蓋掩膜板,沉積上電極。于是薄膜就被掩膜板分成很多小單元,而每個單元大小差不多,引線,簡單封裝,每個單元內的小器件處于并聯(lián)狀態(tài),然后測試每個單元的性能。此外,可以通過改變掩模板的大小,把上電極做成各種尺寸,畫出一次函數關系,通過外延法得出截距,從而得到納米器件的本征性能。本發(fā)明解決了納米器件測量引線難的問題。由于這些小器件是并聯(lián)的,不會增加工作電壓,準確的反映出器件本身的性能。
聲明:
“納電子器件性能測試用的器件結構及制備方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術所有人。
我是此專利(論文)的發(fā)明人(作者)