本發(fā)明公開了用于集成電路電性失效分析的
芯片測(cè)控系統(tǒng)及測(cè)試方法,該系統(tǒng)實(shí)現(xiàn)了不同封裝形式的待測(cè)失效芯片與光電
檢測(cè)儀之間靈活可靠的光信號(hào)耦合,并且通過上位機(jī)、失效芯片裝卡組件和失效芯片測(cè)控組件之間的交互為待測(cè)失效芯片提供了進(jìn)入并保持特定失效狀態(tài)的觸發(fā)手段;其次,通過對(duì)待測(cè)失效芯片的失效表征工作電流進(jìn)行連續(xù)采樣和實(shí)時(shí)檢測(cè),確保了對(duì)待測(cè)失效芯片失效態(tài)的識(shí)別和監(jiān)控。最后,通過環(huán)境變量傳感模塊實(shí)現(xiàn)了對(duì)待測(cè)失效芯片檢測(cè)環(huán)境的實(shí)時(shí)監(jiān)測(cè)。
聲明:
“用于集成電路電性失效分析的芯片測(cè)控系統(tǒng)及測(cè)試方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)