本發(fā)明提供了一種處理器,該處理器包括:微操作高速緩存,該微操作高速緩存具有多個(gè)微操作高速緩存條目,用于存儲從指令組解碼的微操作;以及微操作過濾器,該微操作過濾器具有多個(gè)微操作過濾器表?xiàng)l目,用于存儲指令組的標(biāo)識符,對于這些指令組,如果這些微操作被存儲在該微操作高速緩存中,則預(yù)測這些微操作在填充時(shí)失效。該微操作過濾器接收指令組的標(biāo)識符。當(dāng)微操作過濾器表?xiàng)l目包括與第一標(biāo)識符匹配的標(biāo)識符時(shí),該微操作過濾器則防止來自第一指令組的微操作的副本被存儲在該微操作高速緩存中。
聲明:
“為處理器中的微操作高速緩存過濾微操作” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)